台积电3nm工艺官方解析:较5nm功耗减少25-30%
随着智能手机的快速发展,对于处理器的要求也越来越高,而芯片的制作工艺发展也越来越快,日前台积电表示将在2020年实现3nm的量产,那么3nm工艺到底是怎样的呢?对于大家的疑问,台积电官方给出了解析,请看详细报道。
日前,台积电举办了第 26 届技术研讨会,披露了旗下最新工艺制程的进度,包括最新 5nm 工艺,以及更先进的 3nm、4nm 工艺。
台积电表示,公司规划了两代 5nm 工艺,分别是 N5 和 N5P,其中 N5 引入 EUV(极紫外光刻)技术,目前已大规模量产。据说苹果 A14 和麒麟 9000 系列均使用了这项工艺打造。
更为先进的 3nm、4nm,从命名来看,4nm 是 5nm 的进一步改良,将于明年晚些时候风险试产,2022 年量产,使用 N5 的客户能够顺利过渡到 4nm,基本可以视为 5nm 的最终改良版。
这和之前 6nm 工艺有些相同,它也是 7nm 工艺的升级版,优势在于性能、功耗继续优化,同时设计上彼此兼容,客户能以几乎相同的成本拿到新工艺。
而 3nm 才是 5nm 真正的迭代升级,同样是在明年晚些时候风险试产,2022 年投入大规模量产。台积电表示,相比 5nm 工艺,3nm 将可以带来 25~30%的功耗减少以及 10~15%的性能提升。
不过台积电并不是唯一一家量产 3nm 工艺的厂商,三星此前透露明年就要把 3nm 量产安排,并且两家核心技术不尽相同,台积电使用的是 FinFET(鳍式场效应晶体管),三星则是改用 Gate-All-Around(GAA,环绕栅极晶体管),两种技术差异需等最终量产为准。
此外台积电还表示,3nm 工艺研发符合预期,并没有受到疫情影响,预计在 2021 年进入风险试产阶段,2022 年下半年量产。
工艺上,台积电评估多种选择后认为现行的 FinFET 工艺在成本及能效上更佳,所以 3nm 首发依然会是 FinFET 晶体管技术。
但台积电老对手三星则押宝 3nm 节点翻身,所以进度及技术选择都很激进,将会淘汰 FinFET 晶体管直接使用 GAA 环绕栅极晶体管。
按照三星的说法,3nm 可将核心面积减少 45%,功耗降低 50%,性能提升 35%,但需要注意的是,三星对比的是 7nm 工艺。